Die JEDEC Solid State Technology Association hat heute den neuen HBM3 High Bandwidth Memory Standard angekündigt.
HBM3-Speicher ist ein innovativer Ansatz zur Steigerung der Datenverarbeitungsgeschwindigkeit, der in Anwendungen eingesetzt wird, bei denen eine höhere Bandbreite, ein geringerer Stromverbrauch und eine höhere Kapazität pro Fläche für den Erfolg einer Lösung auf dem Markt entscheidend sind, wie z. B. bei der Grafikverarbeitung, bei Hochleistungsrechnern und Servern.
Die wichtigsten Eigenschaften des neuen HBM3-Speichers sind:
– Erweiterung der bewährten HBM2-Architektur auf eine noch höhere Bandbreite, Verdopplung der Datenrate pro Pin der HBM2-Generation und Definition von Datenraten von bis zu 6,4 Gb/s, was 819 GB/s pro Baustein entspricht.
– Verdoppelung der Anzahl der unabhängigen Kanäle von 8 (HBM2) auf 16; mit zwei Pseudokanälen pro Kanal unterstützt HBM3 praktisch 32 Kanäle
– Unterstützt 4-, 8- und 12-stöckige TSV-Stapel, mit der Möglichkeit einer zukünftigen Erweiterung auf einen 16-stöckigen TSV-Stapel
– Ermöglicht eine breite Palette von Speicherdichten auf der Basis von 8 bis 32 GB pro Speicherschicht, die Bausteindichten von 4 GB (8 GB 4-high) bis 64 GB (32 GB 16-high) abdeckt; HBM3-Bausteine der ersten Generation werden voraussichtlich auf einer 16-GB-Speicherschicht basieren
– Als Antwort auf die Anforderungen des Marktes an ein hohes Maß an RAS (Zuverlässigkeit, Verfügbarkeit und Wartungsfreundlichkeit) führt HBM3 einen leistungsstarken symbolbasierten ECC auf dem Chip sowie eine Echtzeit-Fehlerberichterstattung und Transparenz ein.
– Verbesserte Energieeffizienz durch die Verwendung von Low-Swing-Signalen (0,4 V) an der Host-Schnittstelle und eine niedrigere Betriebsspannung (1,1 V).
Eine große Unterstützung
„Mit seinen verbesserten Leistungs- und Zuverlässigkeitsmerkmalen wird HBM3 neue Anwendungen ermöglichen, die eine enorme Bandbreite und Speicherkapazität benötigen“, sagte Barry Wagner, Direktor für technisches Marketing bei Nvidia und Vorsitzender des HBM-Unterkomitees der JEDEC.
„HBM3 wird es der Industrie ermöglichen, noch höhere Leistungsschwellen bei höherer Zuverlässigkeit und geringerem Stromverbrauch zu erreichen“, sagte Mark Montierth, Vice President und General Manager von Microns Hochleistungsspeicher- und Netzwerkgeschäft.
„Durch die Zusammenarbeit mit den JEDEC-Mitgliedern bei der Entwicklung dieser Spezifikation nutzen wir Microns langjährige Erfahrung in der Bereitstellung fortschrittlicher Speicher-Stacking- und Packaging-Lösungen zur Optimierung marktführender Computerplattformen“.
„Mit den kontinuierlichen Fortschritten bei HPC- und KI-Anwendungen sind die Anforderungen an höhere Leistung und bessere Energieeffizienz stärker denn je gestiegen. Mit der aktuellen Version des JEDEC HBM3-Standards freut sich SK hynix, unseren Kunden Speicher mit der höchsten Bandbreite und der besten Energieeffizienz anbieten zu können, die heute verfügbar sind, mit zusätzlicher Robustheit dank der Einführung eines verbesserten ECC-Schemas“, sagte Uksong Kang, Vice President of DRAM Product Planning bei SK Hynix.
„SK Hynix ist stolz darauf, Teil der JEDEC zu sein und freut sich daher, gemeinsam mit unseren Industriepartnern ein starkes HBM-Ökosystem aufzubauen und unseren Kunden ESG- und TCO-Werte zu bieten.“
